HOREXSのグループ
March 11, 2021
高度の包装はより大きい役割を担って、が新しいシステム レベルのチップ デザインを開発する可能なオプションになっているまた選択および時々屈強な値段の複雑な配列を用いるチップメーカーを示す。
自動車、サーバー、smartphonesおよび他のシステム1つの形態または別のものの高度の包装を包含した。他の適用のために、それはやり過ぎであり、より簡単な商品のパッケージは足りる。まだ、高度の包装は速い多数のための魅力的な選択になることである。企業は高度の5GおよびAIのような応用範囲のための既存の技術を、改善すること包むか、の新しい形態をまたは開発している。
このポイントに得るために企業年かかった。基礎的なパッケージでダイスを組み立てることはずっと長年に渡って可能である。しかしスケーリングが活力を失うように、性能を、力を減らすために改善でき、設計に柔軟性を加える全新しい一組の建築選択を特定の市場のためのそれらを開発し、製品化までの時間を減らすために包んでカスタマイズしなさい。
しかし誰もパッケージのタイプはすべての必要性を満たすことができる。各適用は異なって、それぞれに自身の独特な条件がある。場合によっては、高度の包装は右の解決ではないかもしれない。
半導体工学は4つの市場の高度の包装の利点そして挑戦を検査した—サーバー、ネットワーク機器、スマートなガラスおよび軍/宇宙航空。これは可能な適用のちょうどサンプルの間、主な問題点のいくつかを強調し、それの包装の挑戦はチップメーカー将来直面する。
総ICの包装の市場はYole Développementに従って2019年に$68十億の、価値があった。それのYoleに従って2025年に$42十億に、達するために、高度の包装産業は2019年に$29十億才で、6.6%によって大きくなると期待される。
サーバー
通常、先端の設計を進めるために、装置メーカーは破片のスケーリングに頼る。目的は大体18かから24か月毎に出していて新しいノードが各々の新しいプロセスノードで単一ダイスのより多くの機能を、詰めることである。しかしスケーリングは各ノードでより困難、に高くなって、価格性能比の利点は減少している。従って計量が続く間、システムの全部品が均等に量らない。
「それは経済学死ぬことを実際に約ある」ウォルターNGのUMCの事業開発の副大統領を言った。「出血端ノード、ウエファーの費用に天文、そう少数の顧客はであり少数の適用は高い加工技術を利用することをできることができる。費用をできることができる顧客のために彼等のサイズのいくつかは突き当たている最高のレチクルのサイズに死ぬ。更に要された問題を悪化させるそれ、当然、収穫の挑戦の結果。顧客はより費用効果が大きいビジネス解決を提供するより最大限に活用された技術的な解決がほしいと思う。設計するために取るおよび出血の端で大型システムオンチップ（SoC）を確認することはまたタイムに市場の見通しからの多数についての心配は」。である時間
サーバー世界では、離解へのこのポイント—最先端のデジタル論理から要求しないし、寄与しないオフロードする機能—高速ダイスにダイスの結合を使用して異質統合と同様。利用できるいくつかの選択があるが現在のぶんぶん言う音はchipletsのまわりにある。
chipletsでは、チップメーカーはないモジュラー ダイスの同じプロセス ノードで開発されなければならないメニュー、かchipletsが、図書館であるかもしれない。通常、chipletsが含まれている設計は成長するために単一SoC、それに要するより少しを類似しているが。
これはすべてペーパーでよく聞こえるが、ある挑戦がある。「これは出現の環境である。それは新しいモデルである。多くの標準はインターフェイスに関してはない。chipletの統合の早い採用者は設計要素すべてを制御できるとりわけインターフェイス」、縦に統合された会社でありがちで最近のIMAPS2020会議でEelco Bergmanを提示のASEの事業開発の年長ディレクター、言った。「今日、chipletの設計は破片の開発者によって主としてそれがIDMまたはfabless製造者であるかどうか、運転される。企業が展開し、生態系が開発すると同時に、見るこの変更を」。
他の人々は一致した。「バス設計およびインターフェイス理解してspecsは実際に重大である。それが専有状態なら、はっきり顧客は先導的な役割をそこに取ることを終えようとしている。それはしばらくの間本当である」、マイク ケリーを提示のAmkorの高度のパッケージそして技術の統合の副大統領、言った。「私達が私達に皆がおよびよく指定される理解する共通バス建築がある場所を確立すれば、そして設計はそれが縦に統合された会社、IDMまたはその点ではOSAT」。であるかどうか非常に適用範囲が広い場合もある
AMD、Intel、および少数の他はchipletそっくりの建築を導入した。例えば、大きい単一の代りに、AMDでラインがモジュールのより小さいダイスを統合する最も最近のサーバー プロセッサは時々、呼んだ複数の破片モジュール（MCM）を死ぬ。破片はダイスにダイスの結合を使用して接続される。
第2 chipletの設計として参照されて、AMDのMCMは統合された入力/出力を組み込み、記憶コントローラーは14nmプロセスに基づいて死ぬ。その置かれる中間に死になさい。8 7nmプロセッサはまたMCMで組み込まれる死ぬ。プロセッサが死ぬ4つは入力/出力の各側面に死ぬ置かれる。
図1:8つの中心のダイスとのAMDのEPYCのサーバ プロセスおよび1入力/出力は源死ぬ:AMD
サーバー プロセッサ ラインのために、AMDはchipletそっくりのアプローチにいくつかの理由で動いた。「2年毎に2X性能の必須の性能の傾向を続けるために、私達はchipletsがだけでなく、よりよい収穫でより多くのトランジスターを可能にすることを必要としようと思っているが高度ノード ケイ素の総計を減らすため」、Bryanの黒、提示のAMDの上級研究員を、言った。
前に進んで、AMDはサーバー プロセッサの前部のMCMの努力を拡大することを計画する。それはまた技術を積み重ねる3Dを使用してchipletsを開発することを計画する。「私達が積み重なる3Dに動くと同時に私達はと」、Black言った私達がずっと第2で働かせているこれらの挑戦すべてを悪化させようと思っている。
第2そして3Dベースのchipletの設計に同じ挑戦の多数がある。「Chiplets自由ではない」はとBlack言った。「それらにダイス区域の費用の包装の費用そして増加の両方それらと、関連付けられる費用がある。私達は2X区域の単一部品を取ることができないし、それをより小さいちょうど1X区域それぞれである2に分けるために死になさい。、また付加的な力の間接費論理2の間で伝達し合うとき、付加的な一貫性の論理、付加的な時間を記録する制御および、また有効なテスト制御がある。私達にこれら二つのダイスを接続するように要求され、それらを同様に1であることに同様に類似している見させる可能として」。死になさい入力/出力コミュニケーションに加えて余分制御論理のトンが頭上にある
それの上に、パッケージはまた知られていたよい呼ばれるよい収穫が付いているダイスを、死ぬ要求する。1悪い状態はプロダクトかシステム故障にパッケージで導く場合がある死ぬ。「ダイスすべてにパラメーター付き変化がある。そしてそう私達に複数のダイスの解決の基本的なテストおよび性格描写問題がある。一部は遅い。一部は速い。一部はもっと消費するまたはより少ない力」とBlack言った。
熱、電力配分および信頼性はまたchipletベースの設計の挑戦である。そして次にパッケージが失敗すれば、大きい質問はだれが責任を取るかである。それは破片の売り手、IPの製造者または包装の家であるか。
これのために、包装産業は2.5Dの初期の過去の経験から、特に学ぶことができる。2.5Dを使うと、ダイスはインターポーザーの上に並んで積み重なるか、または置かれる。ケイ素のvias （TSVs）によって織込んでいるインターポーザーは破片と板間の橋として機能する。
2.5Dの初期では、装置メーカーは異なったダイス、統合問題および収穫の挑戦と苦闘していた。、やがて売り手が問題によって働いたけれども。
「私は2.5Dプロジェクトが始まったときにと」、Amkor'sケリーの言った覚えている。「私達を助けた第1事は収穫をある程度までは得ていた。それからそれは」。持っていたこと少数の収穫の損失によって分類するべき巨大な挑戦ではなかった
ダイスがspecに会わなかったら、売り手はそれから装置の広範な原因解析を行なう。これは健全なテストの作戦を要求する。
同じタイプの調理法はchipletsを使用して異質統合のために実行できる。の前にように、成長してよい収穫とである重大死ぬ。「別の極端にそれを取ろうとしている。より多くのダイスおよびより多くのはんだの接合箇所がある。しかしあなたの基本的な組立工程は盤石である限り、私達が2.5Dとのそれを見つけたようにと」、ケリー言った議論の同様に苦痛であることを行っていない。
実際に、パッケージは受諾可能な費用でよい収穫がなければならない。しかし失敗は行われるとき、製造者に戻る。「結局は、製造者はプロダクトに最終的な責任がある1才である。しかし破片の製造者はそこにその失敗の分析プロセスで助けることいること支えた供給基準量。それが識別されれば、そして責任および責任ははるかに明確になる」とASEのBergmanは言った。
目的は初めの失敗を防ぐことである。それは設計から始まる全体アプローチを取る。「設計段階によって、私達は顧客とのベストを働かせる筈だものが」言ったケンMolitor、Quik朴の業務執行責任者を把握する。「私達は看守私達が基質を設計する全体のプロジェクト基質を、次に凝集の設計を思い付くために製造する。それから、私達はそれを組み立てる。ある特定のマイル標石がある（プロセスの間に。）それは彼の端のそして私達の端の危険を減らしがちである」。
ネットワーク機器
ネットワーク機器の売り手は同じ挑戦の多数に直面する。ネットワークは総本店から雲に及ぶ複雑なシステムである。これらの市場に演説するためには、通信設備の売り手はネットワークのさまざまな部分のために異なったシステムを販売する。
例えば、ネットワークの1部で、Ciscoは大規模なサービスプロバイダのためにルーターを販売する。ルーターはIPのデータ パケットを使用してネットワークを指示する。Ciscoで最も最近のルーターは、社内ASIC単独で基づいている。7nmプロセスのまわりで造られて、Ciscoの単一ASICは同じ破片の帯域幅の12.8のTbpsを可能にする。
Ciscoはまた他のネットワーキング プロダクトのためのASICsを開発する。他の通信設備の売り手はASICsを、同様に開発する。
売り手はまたであり代替的アプローチをいくつかの理由で探検するか、または実行する。各ノードで、ASICはより大きく、より高くなっている。それはまた高速chip-to-chipコミュニケーションを提供するSerDes （serializer/並直列交換回路）を組み込む。
「条件を量るネットワーク帯域幅ネットワーキングASICサイズの増加で死ぬあらゆる技術の生成との起因する」、はValery Kugel、提示の杜松の年長の顕著なエンジニアを、言った。「（） SerDesは占めているASIC区域の大きい部分を」。
他の問題がある。ASICはデジタルおよびアナログのブロックから成っている。スケーリングからのデジタル部分の利点、より高い帯域幅のより多くの機能を可能にする。しかしスケーリングからすべてが寄与しない。
「SerDes機能は縮まっていない。それはアナログの構造である。それはよく量らない」、TEの結合性で業界標準のNathan Tracy、科学技術者およびマネージャーを言った。Tracyはまた光学インターネットワーキングのフォーラム（OIF）の大統領、業界標準のグループである。
chipletsを含んでここに複数の解決が、ある。パッケージのダイスを接続するためには、OIFはダイスにダイスのインターフェイス規格呼ばれたCEI-112G-XSRを開発している。XSRはMCMsのchipletsそして光学エンジンを接続する。それは短到達距離リンク上の112Gbpsまでデータ転送速度を可能にする。XSRは草案形式にまだである。
ネットワーク機器のchipletsそしてXSRを実行する複数の方法がある。例えば、大きいASICはXSRリンクを使用して接続される2つのより小さいダイスに裂ける。
別の例では、SerDesの大きいブロックは4より小さい入力/出力が死ぬ分かれる。それから、MCMに、ASICは4より小さい入力/出力のchipletsによって囲まれる中間に坐る。
図2:ダイスにダイスの結合性を要求するイーサネット スイッチSoCの例。源:Synopsys
さらに、装置メーカーはMCMのスイッチ破片ASICが付いている光学エンジンを統合できる。
「共同包まれた光学についての多くの企業のぶんぶん言う音がある」とTracyは言った。「私は転換のケイ素にプラグイン可能な光学トランシーバーから光学エンジンを持っていることへスイッチの表面刃で移る可能性取付けた直接述べている。ローパワー高速結合を必要とする。その議論の焦点はであるOIFのXSRの開発」。
chipletsの採用は適用によって決まる。場合によっては、まだASICs意味を成すため。費用および収穫のようなここに複数の要因が、ある。「それは減少のパワー消費量について完全にある」とTracyは言った。
「chipletsの使用は死ぬレチクルのサイズの限界の内で合うべき主要のサイズ減らすことを割り当てる。しかしほとんどのICは限られるレチクルではない。従ってこの議論は非常に少なICのためにだけ働く。ほとんどの設計に適用しない1人の専門家に従うのは強硬な主張」、である。「2の設計を裂けば、2Xにウエファーごとのダイスの数を得る。ウエファーごとの欠陥『D』を仮定して比較的一定していて下さい、そしてあなたの収穫はX-Dから2X-Dに行く。当然多数死ぬ每にパッケージ、従ってあなたの有効収穫ある（2X-D）/2 = X-D/2.ように、それ取る二度。1つパッケージ対より複雑な2の費用で効果的に半分の欠陥を死ぬ死ぬ切った。複数のダイスの実装技術がそのうちに改良するので、これはである問題のより少し」。
スマートなガラス
これらのネットワーキング ギヤのために働く消費市場に新しく、出現プロダクトのための異なった条件が、特にある。
例えば、R & Dで、何人かの会社は次世代のスマートなガラスかAR/VRガラスを開発している。バーチャル リアリティ（VR）はユーザーが3D事実上の環境を経験することを可能にする。増加された現実（AR）はコンピューター生成 イメージを撮り、システムの覆う。
技術が働いたら、AR/VRガラスはデータの検索、顔認識、ゲームおよび言語翻訳に使用してもよい。それらはまた表面で提示かキーボードを写し出すことができる。
「[AR/VR]および異なった装置は次世代の計算のプラットホームになる旅行の始めにだけある」去年のIEDMでChiao劉、ディレクターそしてペーパーのFacebookの現実の実験室の研究の科学者を、言った。
有用で、安価な組のスマートなガラスを開発することは簡単な仕事ではない。これらのプロダクトは新しいローパワー破片、表示およびインターフェイスを要求する。これらのガラスでは、プログラムは声、目の熟視および頭部/ボディ動きを使用して活動化させる。これらの技術すべては安全でなければならない。
「私達は全体的の劇的な改善を必要としようと思っている」IMAPS2020で提示のFacebookでRonをHo、ケイ素工学のディレクター、言った。「私は力に関連して私がシステムで今日支えられるより性能をもっとたくさん必要とする。通常、私はより低い潜伏の事をより速く動かす必要がある」。
右の形式要素でスマートなガラスを可能にするため、ICの包装はキーである。「私はと」、Ho言った高められた性能およびより低い潜伏のような事を可能にするパッケージを管理しなければならない。「複数のインチの跡に行き、PCIeの力の束を燃やすために破片を強制できない。しかしむしろ共同パッケージそれらおよびそれらを隣同士に置くため。そしてTSVsによって、それらにある大いにより高い帯域幅および高性能の関係が」。
IEDMで、FacebookはR & DにあるAR/VRガラスについてのある糸口を表わした。ペーパーでは、FacebookはAR/VRガラスのための計算機視覚インターフェイス技術の開発の輪郭を描いた。根本的な技術は高度CMOSのイメージ センサーである。
CMOSのイメージ センサーはsmartphonesおよび他のプロダクトのカメラ機能を提供する。しかし標準的なイメージ センサーはAR/VRガラスのために十分ではない。要求される何が高度の包装を用いる機械認識によって最大限に活用されるイメージ センサーはある。ペーパーでは、Facebookは3層のイメージ センサーを記述した。次に最初の層は集合プロセッサに先行している演算処理装置が付いているイメージ センサーおよび雲の計算のプラットホームである。
Facebookはまた銅の雑種の結合を述べた。これのために、ダイスは銅に銅の拡散結合の技術を使用して積み重なり、接続される。それはFacebookがこのルートをたどって行けばが、雑種の結合はイメージ センサーの世界の知られていた技術である明白でない。
軍/宇宙航空
その間長年に渡って（DoD）米国の国防省は破片の技術が米国の軍の優越性のために必要であることを確認した。さまざまなシステムのために、防衛コミュニティは進められ、成長したノードで破片を使用する。包装はまた同等化の重要な部分である。
ここにある共通の主題があるが、軍/宇宙航空異なった条件と多数の顧客を含む。「私達は多くの異なったセクターを整備する」とQuik朴Molitorの言った。「私達はミル/航空機の企業を整備する。ミル/航空機プログラムは長命でありがちである。それらは20から30年間」。働かなければならない部品を取扱うことに使用される
ミル/航空機の顧客は他の挑戦に直面する。商業セクターと同じように、高度の破片を開発する費用は高いが、利点は各ノードで縮まっている。と、容積は防衛コミュニティのために比較的低い。
時々、防衛コミュニティは非米国高度の破片を得るのに鋳物場を使用するがそれは国内の売り手をセキュリティ目的で使用するために好む。ミルは/航空機の顧客は両方の破片およびパッケージのための信頼され、確実なサプライ チェーンがほしいと思う。
それにもかかわらず、DoDは破片のスケーリングを越える代替的アプローチ、即ち異質統合およびchipletsを捜している。
例えば、Intelは最近DoDの新しいchipletの努力のための新しい契約を、呼んだ最新式の異質統合プロトタイプ（船）プログラムを与えられた。計画の下で、Intelはchipletsのまわりに新しい米国の商業実体を確立した。このプログラムは顧客にDoDおよび防衛コミュニティを含むIntelの包装の機能へのアクセスを、与える。
船プログラムへさまざまな部品がある。Intelがプログラムのデジタル部分に勝つ間、Qorvoは船のプロジェクトのRFの部品を与えられた。そのプロジェクトの下で、QorvoはテキサスのRFの異質パッケージ・デザイン、生産およびプロトタイピングの中心をセットアップする。この中心は主に防衛コミュニティを機能する。
Qorvoはミルに新しい/航空機ではない。幾年もの間、RF装置の製造者および他のプロダクトはミル/航空機を両方および商業セクターに鋳物場および包装サービス提供する。会社はガリウム窒化物（GaN）、ガリウム砒素（GaAs）および他のプロセスに基づいて装置を発達させる。
ミルでは/航空機、包装の条件は長年にわたって変わった。「私が最初にQorvoのために何年も前に働き始めたときにだれも私達に包んだ部品をそれらを送ってほしくなかった。ミル/航空機の望まれた裸は死ぬ」、学部長WhiteををQorvoの防衛そして宇宙航空市場の作戦のディレクター言った。「私達は包み、包装の統合への裸のダイスである軍宇宙航空タイプ市場からの市場の変更を見た。包装はそれが前に年だったよりもっと環境的に強い。私達はするミルのための多くの包装を/、振動のためのパワー レベル、熱放散および強さによっていろいろ異なったパッケージで航空機」。
船プログラムの下で、QorvoはGaN、GaAsおよびケイ素に基づいて装置を使用して異質包装サービスを提供する。目的はDoDがSWAP-Cのphased-arrayレーダー システム、無人車、電子戦争のプラットホームおよび衛星のようなさまざまな適用のパッケージのためのサイズ、重量、力および費用の条件を、表示する略称と呼ぶことに会うことである。
包装のための船プログラムはQorvoがワン ストップ ショップを提供するが、連動になる。それはミル/航空機の顧客に鋳物場および包装サービスを提供し続ける。「私達は私達の鋳物場モデルの後でそれを模倣している。私達は同じ一種の開架のタイプをのモデル使用している。そしてこれはサービスである。私達の鋳物場で設計できる。そして言うことができる取る『それらの部品をことができ、次にパッケージにそれらを入れるか。『そうこれは付加であるまたは私達の現在の機能の拡張」とWhite言った。
その間、ミル/航空機は注文の仕事を含む。各顧客はさまざまな挑戦の異なった包装の条件があるかもしれない。
RFを、例えば取りなさい。「パッケージに装置を入れればあなたにRFのコミュニティである挑戦の1つ、それ変えるRFの性能をある」はとWhite言った。「元の意図されていた性能に多分」。できるこれらのパッケージの中で合い、近く行うようにあなたの破片およびあなたのMMICsを設計しなければならない
これを念頭において、成長はRFのまわりでchipletsであるされるより容易言った模倣する。「（船） GaN、GaAsおよびケイ素を使用するために目標とされる。それらはまたこれらの異質パッケージの完全に中統合される」とWhite言った。「あなたによってが行く頻度のより高いのchipletタイプの設計をするために、より挑戦的になる。それは私達が船の一部として探検していること区域の1つである。これは政府が設計のchipletタイプと呼ぶことをしている。そしてそれは完全にまだ定義されていない」。
結論
異質統合の方に押すと期待される沢山の他の市場がある。Appleの低価格のMacコンピュータはCPUの中心、グラフィック、「カスタマイズされたパッケージの機械学習エンジンを統合する内部的に開発されたM1プロセッサに会社に従って」、動いている。
それはちょうど始め、余りにである。、5G、AI、移動式のようなそれらに同調する他の市場の包装のための新しい機会が、および沢山の挑戦ある。しかしそこに企業を、起こる市場の新しく、記念碑的な変更の中で使用中保つ機会の不足のようではない。（印LaPedusから）
