ニュース

CMOSのイメージ センサーの開発および生活環境基準を改善する高度の画像技術の約束の使用の見通し。平行アナログ・ディジタル変換器（ADC）および裏側によって照らされる（BIの）技術、CMOSのイメージ センサーの急速な出現によって積み重ねられたCMOSのイメージ センサーは豊かにされた機能性およびユーザーの経験を提供し続けるが、現在デジタル カメラの市場を支配しなさい。このペーパーは性能の改善を、機能の加速するために感知、イメージ センサーの建築の進化の積み重ねられたイメージ センサーの最近の達成をおよびさまざまな積み重ねられた装置技術と計算するコンバインの端を拡大するために見直す。
イメージ センサーはいろいろな適用で現在使用される。1969年にCCDイメージセンサ（CCD）の発明以来、ソリッド ステート イメージ センサーは密集したビデオ・カメラおよびデジタル カメラのようないろいろな消費市場に、広がった。ずっと2005年以来の主流ソリッド ステート イメージ センサーであるCMOSのイメージ センサー、CCDsのために開発される技術の造り。smartphonesに加えて工場自動化の保証、マシン ビジョン、および助けられた運転および自治ドライブの自動車カメラのためのネットワーク カメラを含むために、現在最も大きいイメージ センサーの市場、イメージ センサーのための要求は急速に拡大している。
CMOSのイメージのセンサー技術の主要な分岐点は図1.に示すようにイメージ センサーの積み重ねられた構造の開発を可能にした裏側照らされた（BIの）イメージ センサーの巧妙な開発だった。元の前部照らされた（FI）構造では、入射光が金属ラインによって囲まれたギャップによるフォトダイオードによって集められなければならなかったのでセンサーのピクセル サイズを減らすことは困難だった。裏側によって照らされる（BIの）構造は感受性を金属の旅程の柔軟性を許可するために非常に改善し、それはウエファーの結合および非常に均一ウエファーの薄くなる技術によるイメージ センサーのための普及したプロダクトになった。イメージ センサーは論理回路が基礎ウエファーで直接統合される積み重ねられた構造の方に次第に成長している。積み重ねプロセスは高度CMOSプロセスの非常に平行アナログ・ディジタル変換器（ADCs）および信号処理の要素、ピクセル フォトダイオードのためにカスタマイズされるセンサー プロセスの独立者の統合の高レベルを可能にする。積み重ねられた装置構造はイメージ センサーの建築を劇的な変化続ける。

CMOSのイメージ センサーの1.の構造を計算しなさい。（a） FIの構造は、（b） BIの構造および（c） viasの構造を積み重ねた。
このペーパーは積み重ねられた装置とのイメージ センサーの建築の傾向をかなり性能の改善を、機能の感知を拡大するために加速する見直し、センサーの層に接続される端の計算の機能を統合する。第2セクションは非常に平行コラム平行ADCsを通して高いピクセル決断および高いフレーム率 イメージ投射を可能にする積み重ねられたデバイス・コンフィギュレーションのための異なったセンサーの建築を示す。セクション3は実用的なピクセル決断でよりよいピクセル性能のために重大であるピクセル ピッチのCU CUの関係を使用して実行されるある高度ピクセル回路を示す。ピクセル ピッチのCU CUの関係はまたセンサーの建築がピクセル平行デジタル化の方に動くことを可能にしている。セクションIVは機能を、空間的な深さのような、感じる一時的な対照感じることを拡張するおよび見えなく軽いイメージ投射示すセンサーの建築のある前進を。セクションVは端で人工知能（AI）の加速装置を統合する視野センサーを導入する。最後に、セクションVIはある結論を与える。
II. megapixel映画の録音
映画録音はピクセルの数が2-megapixel高精細度の（HD）フォーマットから8-megapixel 4Kのフォーマットに増加しているのに、少なくとも30か60のfpsのフレーム率を（fps）要求する。さらに、より高いフレーム率操作は、120のような、240か1000のfps （fps）、スローモーションのプレーバックを提供できる。コラム平行ADCの建築が1997年に提案されてから、フレーム率は平行ADCsの数を高めることおよびADC操作自体をスピードをあげることによって改良した。積み重ねられた構造はセンサー ピクセルおよびペリフェラルに適用することができる最もよい加工技術としてフレーム率を最大にするのを助ける。センサーの製作は複数のイオン・インプランテーション プロセスが低い接続点の漏出を用いるフォトダイオードそしてトランジスターを形作るように要求する。但し、論理プロセスは低い抵抗および高速トランジスターを要求する。ピクセルのために、配線の3つか4つの層は通常十分であるが、配線の約10の層は論理回路に要求される。使用される積み重ねの技術はセンサー ピクセルおよび論理回路を含む同じ破片の非積み重ねられたイメージ センサーの矛盾した抑制を、軽減できる。
A. Dual Rank ADCの建築
現在、ほとんどのCMOSのイメージ センサーはコラム平行構造にピクセルの配列、たくさんのADCsおよび組織される論理回路を含める。図2に示すように（a）のピクセル配列の外にある非常に平行方法のADCにによケイ素のvias （TSVsは）ピクセル コラムを接続する。最初の積み重ねられたCMOSのイメージではセンサーは2013年のアナログに導入し、コラムADCのデジタル部分は図2 （b）に示すように上および下の破片に、それぞれ、裂けた。2015年に、二重コラムADCの建築は図2 （c）に示すようにコラムADCが最下の破片に完全に動いた16Mピクセルの120のfpsのフレーム率提案され、達成された。センサーの破片はNMOSの論理だけを使用してフォトダイオードのための90nmセンサー注文プロセスを使用して、製造される。論理チップは標準的な65ナノメーターCMOSプロセスを使用して製造される。コラムADCがセンサーの破片とは関係なく実行することができるのでADCは非常に統合することができる。フレーム率を図3.に示すように騒音を、減らすのに高めることに加えて、多数のアナログ-デジタル（広告の）転換の平均によって余分な平行ADCsが使用されている。1つのピクセルの出力は2つのADCsに同時に配られ、イメージ フレームを再生するために2デジタル出力は総計される。2つのADCsのタイミング段階はわずかに異なる騒々しい信号間の相関関係の減少によって騒音低減を達成するために。

積み重ねられたCMOSのイメージ センサーの2.実施を計算しなさい。（a）フォトダイオードと論理回路間のTSVの関係。（b）最初の積み重ねられたCMOSのイメージ センサー。（c）二重ランクADCの建築。

図3.簡単だったブロック ダイヤグラム（左）および改善された二重ランクADCの建築の騒音の特徴（右の）。
B.の3層は積み重ねたダイナミックRAM （ドラム）のCMOSのイメージ センサーを
ピクセルおよび平行ADCsの増加のイメージ センサーの数が多量のデータを出力したように。2017年に図4に示すように960のfpsにスローモーションのビデオを、記録するために、3層はCMOSのイメージ センサーを提案された積み重ねた;3つの層はによケイ素のvias （TSVs）によって接続され、スロー モーションの捕獲を達成するために平行ADCから得られるデータはドラムの第2層で緩衝される。極度のスローモーションの録音のために、センサーは完全なHDの決断で960のfpsでADCからのデジタル データが102-Gbit/sバス上のドラムで一時的に緩衝される間、動くことができる。センサーが30のfps映画射撃の間に場面のユーザーの制動機か早送りを検出するとき、読み出しの速度は960のfpsになる。完全なHDの決断の63までのフレームはドラムで一度に貯えることができ、それに続く映画捕獲の間にデータ出力を緩衝した。

4.の3層がドラムのCMOSのイメージ センサーを積み重ねたことを計算しなさい
C.大きい光学フォーマットの破片ウエファーの技術のため
これまでに導入される積み重ねられたCMOSのイメージ センサーはウエファー ウエファー（ワウ）の結合プロセスで製造される。但し、センサーおよびの次元以来論理チップはこのプロセス常にではない大きい光学フォーマットのための最もよい選択、特に同じでなければならない。別の積み重ね方法は示されている図5に示すように牛結合を、含む。区域の効率は光学フォーマットとして同じサイズの論理チップが非常に平行ADCsおよびデジタル ブロックで完全に満ちているときワウの結合で最もよい。但し、論理回路が光学フォーマットより小さければ、ワウ構成は問題を要したが、牛構成に最もよい区域の効率がある。

図大きい光学フォーマットのイメージ センサーのためのワウおよび牛結合の5.区域の効率プロセス。
牛結合プロセス[12]を使用して積み重ねられたCMOSのイメージ センサーは2016年に報告され、超35 mmの光学フォーマットの放送カメラのための全体的なシャッター イメージ センサーを実現する。ここでは、2つのスライス・ロジックの破片は平行ADCsおよびmicrobumpsとの65 nm CMOSプロセスで設計され、図6.に示すように全体的なシャッター ピクセルのために、カスタム設計される大きいセンサーの破片で積み重なる。高いアスペクト レシオの排気切替器の論理チップは40 µmのピッチとmicrobumpsによってセンサーに接続される。従って、関係の総数は約38 000である。センサーはまた8つのmegapixelsによって480のfpsで極度のスローモーションのプレーバックを可能にする。

牛結合プロセスを使用して6.積み重ねられたCMOSのイメージ センサーを計算しなさい。
図7は2021年に全35 mmフォーマットのイメージ センサーのための50のmegapixelsそして250のfpsが付いている大きい光学フォーマットのイメージ センサーのための性能の傾向を、示す。平行ADCsの数を高め、漸増して静的なRAMメモリ（SRAM）のフレーム・バッファを高めるために、ワウ プロセスが高性能を実現するのに使用されている。大きい光学フォーマット センサーの性能のコスト効率のバランスをとるのに一方では、牛プロセスが使用されている。また牛プロセスを使用して積み重なる127，000,000のピクセルおよび4つの論理チップが付いている3.6インチのイメージ センサーは2021年に導入される。牛プロセスのための次の挑戦は生産性を高めるためにウエファーの破片の配置の効率を増加することである。

大きい光学フォーマットのイメージ センサーのための7.の性能の傾向を計算しなさい。
III.ピクセル平行の建築
前のセクションではコラム平行ADCによって基づいた建築のフレーム率を高めるのに、積み重ねられた装置を使用してセンサーの建築が主に使用された。このセクションは良ピッチのCU CUの関係を使用してピクセル平行建築に基づいてある前進を示す。ここでは、センサー間の関係および論理の層は図8 （a）に示すようにTSVsから雑種担保付きのCU CUの関係に、変わった。TSV構成では、信号ラインはピクセル配列の周囲の論理の層に導かれる。それに対して、CU CUの関係はピクセルの下で直接統合することができこれらの関係は関係の数を高めることを割り当てる。CU CUの関係の間隔に関する最も最近の傾向は図8 （b）で示されている。イメージ センサーの雑種の接着プロセスは関係の欠陥なしで間隔をあける接触は多数の接触の安定した関係と次第に減るが、何百万のCU CUの関係を要求する;さらに、1-µmのCU CUは最近雑種のとらわれの間隔を報告されてしまった。これらの良ピッチの関係はピクセル平行回線アーキテクチャが実用的なピクセル次元で製造されることを可能にする。

傾向（a）簡単だった装置構造および（b）横断面の間隔をあける図8. CU CUの接続点。
A. Stackedピクセル回路の拡張
多数の技術および実施は文献でピクセル性能をピクセル回路の拡張によって、完全で健康な容量（FWC）のような改善し、全体的なシャッターのような付加的な機能を、実行するために提案された。図9 （a）および（b）は単一の転換の利益および二重転換の利益のためのピクセル構成を、それぞれ示す。低雑音の読み出しのための光電子工学からのCFDsのより小さい容量性経験の高圧振動、しかしそれは多数の信号の電子によって容易に飽和する。但し、二重転換の利益のピクセルは2つの転換の利益の間で順次動作によって転換し、CFDの低雑音の読書およびCDCGの高いダイナミック レンジ（HDR）の読書を可能にする;さらに、付加的なトランジスターおよびコンデンサー高いピクセル決断の区域の間接費は量の制限によってピクセル サイズが減らすことができること達成される。2018年に、二重転換の利益の積み重ねられたピクセル回路延長は提案された;付加的な回路は図9 （c）に示すようにピクセル平行CU CUの関係を通した最下の破片で、実行された。20そして200 µV/e-の転換の利益の間の転換によって、1.5-µmピクセルは83.8 dBのダイナミック レンジと首尾よくおよび0.8 e rmsの低雑音表示された。図10に示すように、ピクセル レベルの積み重ねられた回線構成は二重転換の利益の電圧範囲全体的なシャッター機能そしてピクセルに適用された。2019は100以上dBのシャッター効率の2.2のµm全体的なシャッター ピクセルを示した。二重転換の利益および電圧範囲全体的なシャッターが付いている最新式ピクセル0.8のµmおよび2.3 µmのピクセル サイズを、それぞれ、ピクセル レベルの積み重ね回路のスケーリングなしで達成するため;但しより小さいピクセルのためのピクセル性能を高めると、積み重ねられたピクセル構成はまだ期待される。

平行CU CUの関係が付いている二重転換の利益そして積み重ねられたピクセルとの二重転換の利益の単一の転換の利益の（a）図9.ピクセル回線構成、（b）、および（c）。

図10.ピクセル平行CU CUの関係による積み重ねられた電圧範囲全体的なシャッターのピクセル回線構成。
B. Pixel Parallel ADC
ピクセル平行デジタル化の概念が2001年に提案されてから、雑種の接着プロセスのピクセル平行CU CU接続された積み重ねられたイメージ センサーはまた提案された。複雑な回路のの中ピクセル区域の間接費は完全にピクセル決断を限るが、2017年に配列平行ADCの建築の4.1-megapixelによって積み重ねられたイメージ センサーは1.46-megapixel平行ADCの積み重ねられたイメージ センサーによって、2018年に続かれて提案された。ピクセル平行ADCの建築は雑種の接着プロセスの良いピッチのCU CUの関係によるMpixelの決断を達成した。図11に示すように、単一斜面ADCsはピクセル平行および従来のコラム平行建築で、源の従節回路なしで使用される。内部ピクセル トランジスター アンプは2つのCU CUの関係によって最下の破片に各ピクセルを接続するコンパレーターに直接統合される。カウンターの区域の限定が原因で、灰色コードは内部ピクセル掛け金に割り当てられ、数値表示装置のパイプラインはピクセル配列の下のADCsを使用して実行された。

図11.ピクセル平行ADCの回線構成。
図12 （a）はピクセル平行ADCの建築のプロトタイプ破片を示す;各ADCがコンパレーターの静止流れが7.74 nAに限られる6.9だけµmのピクセル ピッチと実行されるが、8.77のe−rmsに抑制される実行情報処理量制御による騒音の床。すべてのピクセル平行ADCsは全体的なシャッターとして同時に作動する;従って、図12 （c）の図12に示すようにに示すように転がりシャッター焦点面のゆがみ無し（b）はプロトタイプを使用して捕獲されるイメージで観察される。ピクセル平行ADCの建築は開発され続ける。2020のショーの最も最近の仕事4.6 µmのピクセル ピッチ、127 dBのダイナミック レンジ、および4.2e−rmsの騒音、および4.95 µmの仕事および2.6e−rmsの騒音。

図12。ピクセル平行ADCのオン破片の実施。（a）破片の顕微鏡写真。（b）圧延シャッター操作を使用しておよび全体的なシャッター操作を使用して（c）捕獲されるイメージ。
C. Pixel Parallelの光子のカウンター
イメージ投射、別名量イメージ投射を数える光子は無騒音の読み出しおよび高いダイナミック レンジ イメージ投射（HDR）のイメージの捕獲を可能にするための有望な技術である。イメージをセンサーは技術の積み重ねによって単一光子のなだれダイオード（SPADs）を使用して光子数えてピクセル平行デジタル化の挑戦の1つである。なだれの流れは単一の光電子によって誘発され、アナログの前陣回路部品からのあらゆる騒音がない時、でき事は光子の計算としてデジタル式に見ることができる。これは各SPADのために複雑な回路の実施を要求する;積み重ねられて一方ピクセル関係が付いている装置構造にイメージ投射を数える非常に統合された光子のための潜在性がある。
124 dBおよび建築を外挿法で推定する2021年にsubframeを使用することのダイナミック レンジが付いているSPADの光子カウントのイメージ センサーは報告された。裏側照らされた（BIの）単一光子のなだれダイオード（SPAD）ピクセル配列は最下の破片で積み重なり、読み出しの回路部品は図13 （a）に示すようにピクセル平行CU CUによって、接続される。図13 （b）はピクセル単位の図式的な図表である。各ピクセルに事件の光子の数を数える9-bデジタルさざ波カウンター（CN）がある。流出は（の）戻る癒やすSPADの活発化を制御し、タイミング コード（TC）を掛け金を降ろすために回路を運ぶにカウンターから。14-bタイミング コード（TC）はすべてのピクセルにそして割り当てられ、カウンターを時、タイミング ダイアグラムに示すように図14の旗の変更の打ち消す。光子または掛け金を降ろされた14-b TCsの読まれた9-b計算およびすべての光子の計算を反対の流出なしで微光の状態で正確に得るため。但し、カウンターが明るい光条件で流出するとき、流出ピクセルは時間を記録し、露出中の事件の光子の実際の数を外挿法で推定する。

図13。イメージ センサーを数える光子。（a）破片構成。（b）はピクセル回路図を簡単にした。

図14。光子のカウントおよびsubframeの外挿のためのタイミング ダイアグラム。
図15に示すように（a）はSN比（SNR示された）の低下なしで、124 dBのダイナミック レンジ。本当の光子のカウント操作以来の延長ダイナミック レンジ上の40 dBの明るい光条件の残物の下の反対の流出の後のSNRは、10までの240の光子、か9つのビット× 20のsubframesを数えることができる。HDRのイメージが250のfpsで捕獲したことを図15 （b）は示す;全体的なシャッターおよび20 subframe HDR操作が原因で、動きの人工物は225のrpm回転ファンと観察されなかった。20 subframeの外挿は図15 （c）に示すように効果的に動きの人工物を、抑制する。SPADは低い供給電圧で約20ボルトの高いバイアス電圧および探知器のピクセル平行誘発を要求する。小さいピッチが付いているSPADピクセルは頻繁に異なる供給電圧の間の装置分離が原因で達成して困難である。但し、積み重ねられた装置構造は効果的にそれによりSPADおよび延長機能性の小さいピクセル構成の開発を加速するSPADおよびCMOSの論理の層、分ける。

図15。光子の数えた測定の結果。（a）ダイナミック レンジおよびSN比。（b）はHDRのイメージを捕獲した。（c）は動きの人工物の抑制のイメージを捕獲した。
IV.機能の感知の拡張
前にもたらされたダイナミック レンジおよび全体的なシャッター機能に加えて、積み重ねられた装置技術はだけでなく、センサーの建築のイメージの質を高めるが、また空間的な深さ、感じる一時的な対照および見えなく軽いイメージ投射のような機能の感知を高める。
A. Spatialのの深さ
セクションIII-Cに記述されているように、CU CUの雑種の結合の積み重ねられた装置構造は広い応用範囲の実用的なSPADの技術のための有望なアプローチで、10以下µmにSPADピクセル ピッチを減らす。光子の検出の効率（PDE）を改善し、小さいピクセル ピッチとの光学混線を減らすために、完全な堀の分離（FTI）およびCU CUの結合を含むBI SPADピクセル配列は2020年に報告された。図16に示すように、BIによって積み重ねられるSPADの構造で、SPADピクセル配列は入射光に完全に開いて、すべてのピクセル トランジスターは最下の破片で実行される。金属は隣接したピクセルとの混線を抑制するためにFTIの助けを埋めた。10-µmピッチSPADピクセルはnear-infrared （NIR）分光学の測定の感受性を改善し、850 nmおよび940 nmで31.4%および14.2%の高いPDEsを達成するために7 µm厚いケイ素の層をそれぞれ特色にする。

図16。SPAD装置構造。（A） FI SPAD。（b）はSPADをBi積み重ねた。
2021年に、Bi積み重ねられたSPADを使用して189 × 600 SPAD直接タイムの飛行（ToF）センサーは自動車LiDARシステムのために報告される。すべてのピクセル前陣回路は図17に示すようにSPADの配列の下の根本的な破片で、実行される。LiDARシステムでは、反映されたレーザーの脈拍が受け取られるとき、SPADは6 nsの不感時間の制動機脈拍を発生させ、タイムにデジタル コンバーター（TDC）に送信する。上および下の破片は10の銅の層の90 nm SPADおよび40 nm CMOSプロセスを、それぞれ使用する。積み重ねられた構造が原因で、センサーは深さの感知のためのブロックとして同時発生の検出器、TDCおよびディジタル信号プロセッサ（DSP）を含んでいる。ToF直接センサーは200までのmの拡張範囲に30 cmの距離精度を表わし、117kルクスで日光の95%の反射力の目的を検出することをそれが可能にする。

図17。BIは直接ToFの深さセンサーとのSPADを積み重ねた。
BIはSPADの構造をである改良された特性と感じるSPADベースのイメージ投射および深さの進歩積み重ねた。BIの積み重ねの構造は量子効率を改善し、各SPADの隣に回路を置く慣習的なピクセルと比較される最適のケイ素の層にSPADsおよび回路を分ける。従って、積み重ねられた実施はSPADセンサーの従来の限定を克服し、より広い応用範囲のために適している。
B. Time Contrastの感知
でき事ベースの視野センサー（EVS）は相対的で軽い変更の一時的な進化を追跡し、絶対強度のframelessピクセル レベルの測定のための見本抽出ポイントを定義するために前もって調整された相対的な境界の上の単一ピクセル一時的な対照を検出する。EVSが2006年に最初に報告されてから、EVSを使用して多くの適用は記録されたデータの一時的な精密、内部シナリオの費用そして広い範囲を後処理することを減らされるに導く一時的な重複の固有の抑制による高速およびローパワー マシン ビジョンのような、提案された。DR操作。ピクセル サイズがBIの構造を通って2019の9つのµmピッチに減ったが、EVSは広範なピクセル レベルのアナログ信号の処理による大きいピクセル サイズおよび頻繁に小さい決断に苦しむ。従って、EVSsのピクセル スケールのCU CUの関係が付いている積み重ねられた装置構造の前進からの特に利点。
1280の× 720 4.86-µmピクセル ピッチは2020年にEVSを報告されたBi積み重ねた。図18は対照の検出（CD）機能のピクセル ブロック ダイヤグラムおよび内部ピクセル非同期読み出しのインターフェイスおよび州の論理のブロックの図式的な図表を示す。photocurrent電圧信号、Vlogに変えられ、対照の変更は非同期デルタ変調（ADM）によってレベル交差のコンパレーターを使用して検出した得られる。図19のBi積み重ねられたEVS （a）は毎秒10.66億でき事の1-µs列レベルのタイムスタンプ、最高のでき事率（eps）、および高速の、ローパワー マシン ビジョンの適用のための35 nW/pixelそして137 pJ/eventのデータ書式作成のパイプラインを達成する。図19 （b）はある例の適用のためのセンサー操作を示す。交通場面録音はおよそ1ルクス低照度の対照の感受性を示す。低潜伏ピクセルからの高く一時的な正確さおよび高速読み出し操作はセンサーが適用を感じる3D深さのタイム符号化された構成された軽いパターンを解読するようにする。ピクセルの傾向がEVSに参加することを図20は示す。積み重ねられた装置技術が原因で、EVSのピクセル サイズはmegapixelsの実用的な使用場合のための5つのµmピッチの下に今ある。

図18。EVSのピクセル ブロック ダイヤグラム

図19。Bi積み重ねられたEVSおよび適用例。（a）破片の顕微鏡写真。（b）適用例。

C. Invisibleライト イメージ投射
積み重ねられた装置技術はまた雑種の統合の非ケイ素のフォトディテクターを使用して見えなく軽いイメージ投射を促進する。雑種の統合を用いる非ケイ素のフォトディテクターの例はInGaAsのフォトディテクター、GE Siフォトディテクターおよび有機性光伝導のフィルムが含まれている。このセクションでは、CU CUの雑種の結合を使用してInGaAsセンサーの最近の結果は要約される。
短波の赤外線（SWIR）範囲（1000そして2000 nm間のすなわち波長）のイメージ投射のための要求はずっと産業、科学的な、医学および保証適用のために増加している。InGaAs装置はSWIRセンサーでSWIRの範囲の吸収の特性がケイ素 ベースの装置によってカバーすることができないので使用された。InGaAs慣習的なセンサーでは、フォトダイオード配列（PDA）の各ピクセルは読み出しの集積回路（ROIC）に隆起を使用してフリップ破片の雑種によって接続される。この構造は普通隆起の限られたスケーラビリティによる良ピッチ ピクセル配列の製作を複雑にする。2019年に、PDAのそれぞれ5-µmピクセルがCU CUの結合を使用してROICに接続されたInGaAsのイメージ センサーは導入された。InGaAs/INPのヘテロ構造は直径が付いている小さい商用化されたINP基質でエピタクシー的に図21に示すようにより4.が破片に、InGaAsエピタキシアル/INPのウエファーさいの目に切られ、大きいシリコンの薄片にIII-Vのダイスにケイ素 プロセスを使用して移るより少なく育った。CUのパッドの製作の後で、III-V/SiのheterowaferはROICの組合せとROICに各III-Vピクセルを接続するのにCU CUの結合を使用する。図22はフリップ破片の隆起のための接触ピッチの傾向およびInGaAsセンサーのためのCU CUの結合を示す。隆起を使用してフリップ破片の雑種、InGaAsセンサーを製造する従来の方法は、プロセス差益および悪い反復性を狭くすること当然のピクセル ピッチを縮小するために適していない。但し、CU CUの交配はInGaAsセンサーに2016年以来の高い収穫が付いているCMOSのイメージ センサーの大量生産のために使用され、計量のための主要な技術相互に連結するである。図22はまた霧深いシナリオで点検および通信保全監査を含む適用の例を示す。従って、InGaAsのイメージ センサーはピクセル レベルのCU CUの関係を通してHD SWIRイメージ投射を可能にする。

図21。InGaAsのイメージ センサーの製作のためのプロセス フロー図表。

図22。CU CUの結合およびInGaAsセンサーのためのフリップ破片の隆起の接触ピッチの傾向そして適用例。
V. Smart Visionセンサー
AIの工程能力のカメラ プロダクトのための要求は事（IoT）の市場、小売り、スマートな都市および同じような適用のインターネットで育っている。そのような端装置のAIの処理パワーは潜伏、雲コミュニケーション、加工費およびプライバシーの心配のような純粋な雲の計算機システムと、関連付けられる問題のいくつかを扱うことができる。AIの工程能力のスマートなカメラのための市場の需要は取付けの小型、安価、低い電力の消費および容易さを含んでいる。但し、慣習的なCMOSのイメージ センサーは捕獲されたイメージの生データだけを出力した。従って、AIの工程能力のスマートなカメラを開発した場合、イメージのプロセッサ信号命令（ISP）、ドラム処理する重畳ニューラル・ネットワーク（CNN）および他の機能を含んでいるICを使用することは必要である。
12.3のmegapixelsおよびCNNの計算に専用されているDSPから成っている積み重ねられたCMOSのイメージ センサーは2021年に報告された。図23に示すように、センサーはCNNの推論プロセッサへの完全なイメージの捕獲の移動の統合されたソリューションを含み、イメージの捕獲を含む120のfpsで4.97 TOPS/W DSPおよびオン破片CNNの処理を使用して、処理することができる。写真版にCNNの入力前処理、処理するCNNのために最大限に活用されるDSPサブシステムおよびCNNの重量およびランタイムの記憶を貯えるための8-MB L2 SRAMのためのISPがある。図24はCNNの推論の結果のある例を示しMobileNet v1を使用する。DSPサブシステムはTensorFlowに同じような推論の結果を示した。スマートな視野センサーはセンサーの完全なCNNの推論プロセスを動かせる同じフレームの生データおよびCNNの推論の結果としてMIPIインターフェイスを通して捕獲されたイメージを出力できる。センサーはまた小さいカメラを可能にし、システム パワー消費量およびコストを削減するためにSPIインターフェイスからのだけCNNの推論の結果の出力を支える。センサーのCNNの推論プロセッサはユーザーが彼らの好みAIモデルを埋め込まれた記憶にプログラムし、のプログラムし直すことをシステムが使用される条件か状態に従って可能にする。例えば、設備の入口に取付けられていたとき設備を書き入れている訪問者数を数えるのに、それが使用することができる;店頭に取付けられていたとき、標準的な状態から検出するのにそれが使用することができる;天井に取付けられていたとき、それは店の訪問者の地図を描く熱に使用することができる。スマートな視野センサーは適用範囲が広いAIモデルを使用してさまざまな適用に低価格の端AIシステムを提供すると期待される。

このペーパーは積み重ねられた装置構造とのイメージ センサーの建築の最近の達成を見直す。積み重ねられた装置構造は高いフレーム率でイメージ センサーの性能を、特に非常に改善し、センサー ピクセルおよびCMOS回路を使用して実行された非常に平行ADCsを通した高いピクセル決断は、加工技術を最大限に活用した。最近の仕事では、複数の提案はピクセル平行積み重ね回路やよりスマートな演算処理装置を使用して、ある結果と、なされた。これらの新しい挑戦は各機能のために加工技術のより高いスケーラビリティ、より多くの最適化、およびより高い区域の効率を要求する。フォトディテクター、ピクセル前陣回路、アナログ混合され信号およびデジタル プロセッサおよび記憶は図25に示すように、もっと効率的に統合することができ未来のイメージ センサーの建築は技術を積み重ねる装置を通して機能を拡大するためにそれ以上の開発を得る。