ニュース

フリップ・チップは基質かleadframeと接続するべき破片に弾く方法から名前を得た。ワイヤー結合による慣習的な相互連結とは違って、フリップ・チップははんだまたは金の隆起を使用する。従って、入力/出力のパッドは破片のそしてだけでなく、周辺地域の表面をくまなく配ることができる。破片のサイズは縮めることができ、回路道は、最大限に活用した。フリップ・チップのもう一つの利点は信号インダクタンスを減らす接着ワイヤーの不在である。
フリップ・チップの包装のための必要なプロセスはウエファーのぶつかることである。ウエファーのぶつかることは『隆起』かはんだから成っている『球』がさいの目に切られる前のウエファーで個々の破片かに形作られる高度の包装の技術である。HOREXSは研究開発にそれをまだ停止しないためにかなり投資し。

フリップ・チップの技術は原因で人気を得ている

より短いアセンブリ サイクル時間
フリップ・チップのパッケージのためのすべての結合は1つのプロセスで完了する。
より高い信号密度及びより小さいサイズ死ぬ
区域の配列のパッドのレイアウトは入力/出力密度を増加する。また、I/Osの同じ数に基づいて、ダイスのサイズはかなり縮めることができる。
よい電気性能
ダイスと基質間の最短パスは電気性能を改善する。
直接熱消滅道
外的な脱熱器は破片に熱を取除くために直接加えることができる。
包装のプロフィールを下げなさい
ワイヤーおよび鋳造物の不在はフリップ・チップのパッケージがロー・プロファイルを特色にするようにする。

FCBGA

FCCSP

MSAP /SAPの製造

HOREXSは2020年に終了する製造容量が1million SQMの月刊雑誌に、Flipchipのパッケージの基質のような、モジュールの基質、メモリ・カードの基質、MEMSの基質、MicroLEDの基質、一口のパッケージの基質もっと達した後、第2 ICのパッケージの基質の工場の十億をその後投資し。