ニュース

CSPの包装の基質
CSP （破片のスケールのパッケージ）
包む破片のスケールは（CSP）良いパターン技術、非常に小さいvia、超薄い銅ホイルを利用し、高密度設計および柔軟性のための構造を造り上げる。CSPの基質は関係および分離両方の高い信頼性を提供する。
 

特徴

高密度設計のための良い模造の技術
高い設計柔軟性のための構造を造り上げなさい
関係および分離の高い信頼性
破裂音のために適した低いCTE材料の採用

物質的なBTの樹脂

層の計算2~6

0.020mm/0.020mmラインおよびスペース

パッケージのサイズ3x3mm | 19x19mm

板厚さ0.13mm

FCCSPの包装の基質
FC-CSP （フリップ・チップ） CSP
フリップ・チップCSP （FC CSP）はワイヤー結合の代りに破片の接着パッドに基質の隆起のパッドを直接接続するのにフリップ・チップのぶつかる技術を利用する。高密度レイアウトおよび小さいパッケージのサイズによって、この技術はコスト低減を提供する。
 

特徴

高い入力/出力の計算および不足分は相互に連結する。
高いレイアウト密度。
小さいパッケージのサイズによるコスト低減。
良いパターン及び良い隆起ピッチ
堅いはんだ位置の許容に抵抗するため
フリップ・チップのぶつかる技術

物質的なBTの樹脂

層の計算2~6

0.020mm/0.020mmラインおよびスペース

隆起ピッチ0.15mm

マイクロを経ておよび土地0.065mm/0.135mm

PBGAの包装の基質

プラスチック球の格子配列（PBGA）は基質に破片を接続し、プラスチック形成の混合物との内部に閉じ込める。最大限に活用された基質の設計はパッケージで包むために高められた熱および電気性能および寸法安定性を提供する。

特徴

熱および電気性能を考えると基質の設計の最適化
より良い球ピッチおよびシンナーのパッケージの厚さ
ワイヤー長さをショートさせること当然の高い電気性能
腐食の背部プロセス
フリップ破片及びワイヤー結合のために両方利用できる
半添加物プロセスによる高密度配線
跡の技術で結ぶべき良いパターン形成
パッケージで包むべき基質次元の安定性
相互連結のための無鉛の版の設計

物質的なBTの樹脂

層の計算2~6

0.020mm/0.020mmラインおよびスペース

パッケージのサイズ21x21mm | 35x35mm

板厚さ0.21mm

BOCの包装の基質
BOC （破片の板）
破片（BOC）の設計の板はダイスの回路側面と基質を結んだ持ち、ワイヤー結束は基質のコンダクターとダイスのとらわれのパッドの間で接続される。
 

特徴

安価および高精度な位置のためのパンチ スロット
安価の導かれたスロット
高密度設計のための良い模造の技術
短い電気道の使用によって信号の騒音を減らしなさい

物質的なBTの樹脂

層の計算2~4

0.030mm/0.030mmラインおよびスペース

スロット サイズの許容+/-0.05mm

板厚さ0.13mm

FMCの包装の基質
FMC （フラッシュ・メモリ カード）
フラッシュ・メモリ カード（FMC）は貯えるフラッシュ・メモリ装置のための基質、データを書くために容易に読み、である。
 

特徴

PSRの表面のplanarization
柔らかいAu/堅いAuの版及び明るさ
基質のそり制御

物質的なBTの樹脂

層の計算2~6

0.040mm/0.040mmラインおよびスペース

板厚さ0.13mm

表面の終わりの堅いAu 5um/0.5umの柔らかいAu 5um/0.3um

一口の包装の基質、MEMS/CMOSの包装の基質、MiniLEDの基質、LEDの破片のパッケージの基質、MCPの基質等のような他。

適用:

フラッシュ・メモリCard/NANDの記憶、ドラム、DDR2、GDDDR4、GDDDR5、マイクロプロセッサ/コントローラー、ASICs、ゲート・アレー、記憶、DSPs、PLDs、グラフィックおよびPCの破片セット、細胞の、無線テレコミュニケーション、PCMCIAカード、ラップトップのPC、ビデオ・カメラ、ディスク・ドライブ、PLDs、

移動式適用ProcessorBaseband、SRAM、ドラム、フラッシュ・メモリ、デジタル ベースバンド、写実的なプロセッサ、マルチメディアのコントローラー、アプリケーション・プロセッサ。