ニュース

会う最近の2020の国際的な電子デバイスで（IEDM）、Imecは新しいコンデンサーなしのドラムの細胞の建築のペーパーを示した。

ドラムはシステムで主記憶操置のために使用され、今日の最先端の装置は15nmプロセスへの18nmに大体基づいている。ドラムのための物理的な限界は10nmのまわりにどこかにある。

ドラム自体は1トランジスター、1コンデンサー（1T1C）のメモリ セルの建築に基づいている。問題は各ノードでコンデンサーを量るか、または縮めることは困難になっていることである。

「32Gb密度を越える従来の1T1Cドラムの記憶を量って直面するImecに従って2つの主要な挑戦に」、死になさい。「最初に、減少のセルのサイズの必須の以外現在および世界ライン抵抗を維持するために挑戦するそれを作るために量るSiベースの配列のトランジスターの難しさ。2番目に、3D統合およびスケーラビリティ–高密度ドラムの方の最終的な道貯蔵のコンデンサーのための必要性によって–は限られる」。

R & Dではドラムを取り替えるために、企業はさまざまな次世代のメモリ技術で動作している。それから、一部は新しい材料を使用して今日のドラムを拡張する方法で動作している。

例えば、Imecは2つのインジウム ガリウム亜鉛酸化物の薄膜のトランジスター（IGZO-TFTs）および貯蔵のコンデンサーを実行しないドラムの細胞の建築を案出した。2T0C （2トランジスター0コンデンサー）構成のドラムの細胞は異なった細胞次元のための400sより保持時間長く示す。これはそれから記憶をリフレッシュ レートおよびパワー消費量を減らす。

バック終りのライン（BEOL）の製造業ラインのIGZO-TFTsを処理する機能は細胞の足跡を減らし、個々の細胞を積み重ねる可能性を開ける。

「長い保持時間のほかに、IGZO TFTベースのドラムの細胞は現在のドラムの技術上の第2主要な利点を示す。Siとは違って、IGZO-TFTのトランジスターは比較的低温で製造することができ、BEOLの処理とこうして互換性がある。これは私達がかなり記憶の足跡を死ぬ減らす記憶配列の下でドラムのメモリ セルの周囲を動かすことを可能にする。さらに、BEOLの処理は個々のドラムの細胞の積み重ねの方の公開道路を、それ故に3D-DRAM建築を可能にする。私達の進歩の解決はImecでいわゆる記憶壁を、雲の計算および人工知能のような要求の適用の重大な役割を担い続けるようにドラムの記憶がする」Gouri Sankar Karを言った番組編成者、壊すことを助け。

14nm STT-MRAM
またIEDMで、IBMは14nm CMOSプロセス ノードで世界の最初埋め込まれた回転移動トルクMRAM （STT-MRAM）の技術のペーパーを示した。

IBMのSTT-MRAMの技術は可動装置、貯蔵および他のシステムの埋め込まれたおよびキャッシュ メモリの適用のために設計されている。

SRAMの速度および無制限の持久力のフラッシュのnon-volatilityを特色にするので次世代のメモリ技術、STT-MRAMは魅力的である。STT-MRAMは磁気トンネルの接続点（MTJ）のメモリ セルとの1トランジスター建築である。それは破片の不揮発性特性を提供するのに電子回転の磁気を使用する。機能を共有するMTJの細胞の同じ平行道を書き、読みなさい。

2つのタイプがSTT MRAM独立破片のそして埋め込まれるある。独立STT-MRAMは出荷して、企業のソリッド ステート ドライブ（SSDs。）で使用される

STT-MRAMはまたマイクロ制御回路（MCUs）および他の破片の今日の埋め込まれたフラッシュ・メモリを取り替えるために目標とされる。STT-MRAMはまたキャッシュ メモリの適用のために連動になる。

今日のMCUsは中央処理装置（CPU）、SRAM、埋め込まれた記憶およびペリフェラルのような同じ破片の複数の部品を、統合する。埋め込まれた記憶は装置の上のブーツがそれがプログラムを動かすようにするコード貯蔵のために使用され。共通の埋め込まれた記憶タイプの1つはフラッシュ・メモリ呼ばれる。フラッシュ・メモリは険しく、埋め込まれた適用ではたらく。

しかし28nm/22nmノードを越えて量りにくい活力を失って。プラス、埋め込まれてまたはeFlashは高度ノードで余りに高くなっている。

それはSTT-MRAMが内部それに取り替える埋め込まれ、28nm/22nm、でそして向こう合うところである。「しかし、これらの高度の適用は2つの主挑戦によって限られた:1）配分を制御している間流れを書くために減るようにMTJの性能を改善する;そして2） MRAM/CMOSの回路および細胞密度を高度ノード スケーリングのために増加する。前の一流の仕事、28nmのすべて– 22nmノード、BEOLの金属レベル間で利用できる短い縦スペース内の統合堅ピッチMTJsの挑戦を強調した– 14nmノードeMRAMは開発されることをこれまでのところ防いだ挑戦」、ダニエルEdelsteinのペーパーのIBM仲間を言った。他は仕事に貢献した。

「ここに、私達は最初の14nmノードeMRAMの技術を示す。2Mb eMRAMのマクロを使用して、私達はM1とM2の間で縦に合う堅いMTJピッチ（160nm）で統合を達成する。この配置は積み重ねられたBEOLのparasiticsの除去によってeMRAM回路の性能を最大にし、論理のための上部のワイヤーで縛るトラックを取り除き、大きい配列をワイヤーで縛るためにレベルの総数を減らすことによって破片のサイズおよびコストを削減する（これらはn=1）のレベルMn、それ故に利点に置いたMTJsのためのn+3 CUのレベルを必要とする場合もある。私達は読書を示し、機能性を書くを含んで性能を4nsに書き、論理BEOLの信頼性の条件を維持している間」とeMRAMプロセス モジュールが加えることができることを示しなさいEdelsteinは言った。

「複数の単位プロセス革新この統合を、新しい副石版microstud （μスタッド）の最下電極（ベル）を含む、模造するMTJの良いならい制御可能にし、配列および論理区域を渡る誘電性のフィルム、最大限に活用されたBEL/MTJのメタライゼーションおよび最大限に活用された後MTJ低k planarization」はと彼は言った。

非理想的なReRAM
CEALetiは抵抗RAM （ReRAM）の「非理想的な」特性を開発する機械学習の技術を示した。

研究者は計算の端のためのReRAMベースの装置を発達させるために複数の障壁を克服した。

AIの機械学習のサブセットはシステムのニューラル・ネットワークを利用する。ニューラル・ネットワークはデータを砕き、システムのパターンを識別する。それから、それはある特定のパターンに一致させ、重要であるかそれらの属性のどれが学ぶ。

その間ReRAMはまた次世代の記憶タイプである。ReRAMは低く潜伏を今日のフラッシュ・メモリより速く性能を書くために読み。ReRAMでは、電圧は記憶の記録データ抵抗の変更を作成する物質的な積み重ねに適用される。

しかしReRAMは成長しにくい。少数だけ市場の部分を出荷した。他の問題がある。「現在のアプローチ普通抵抗記憶の非idealities真性と和解させることができない学習アルゴリズムを使用する特に周期に周期の可変性」、は性質の電子工学のCEALeti、技術ジャーナルのトマスDalgatyを言った。

「ここに、私達はベイズの機械学習モデルとして形成される16,384の装置の製造された配列のマルコフ連鎖のモンテ カルロの見本抽出を実行するのにmemristorの可変性を開発する機構を機械学習のと」Dalgaty言った報告する。「私達のアプローチは10，000,000の持久力周期で装置低下に強さを示し、回路およびシステム レベルのシミュレーションに基づいて、モデルを訓練するために必要な総合エネルギーは補足の金属酸化物半導体（CMOS）のベースのアプローチでより特に低いmicrojoulesの発注であるために推定される。」（印LaPedusから）