ニュース

Jianyingポン先生は浙江大学を卒業し、現在Xinlaiの技術の管理の大統領である。彼はRISC-Vプロセッサおよび他の関連製品のR & Dそして市場管理を主に担当する。彼女はプロセッサの設計関連の業務経歴の多くの年を過す。彼女はSynopsysアーク プロセッサの年長R & Dのマネージャーであるのが常であり、驚嘆の腕CPU部のアークの中国R & Dの中心およびR & Dのマネージャーを確立した。

1. SoCの設計計画をした場合考慮するべき主要な要因はである何

CPU IPの製造者として、私達は主に次の主要な要因と考慮する異なった顧客からSoCの設計計画をするとき観察した:

●プロダクト定義および主技術的な表示器:一般的な顧客は標的市場および適用シナリオ、そう早いプロダクト定義であるCPUの性能（頻度、DMIPS/CoreMarkおよび他の基本的なテストの成績）のような比較的明確、である、および全面的な破片の頻度必要な、他の周辺IPの明確な規模の条件、リスト区域およびパワー消費量目標とした。

●ハードウェア特徴および全面的な建築:プロダクト定義が定められれば、次のステップはおよび全面的なSoCの建築（主要バスの構造）を定めるためにソフトウェアおよびハードウェア機能を、ハードウェア モジュールの特徴分けることである。特定の適用そしてアルゴリズムの評価によって全体のSoCの建築を、マスター・スレーブのバス構造を含んで、数および関係、主IPモジュールの貯蔵の構造および特定の特徴定めなさい。CPUを、必要とするDSPおよびFPUのような演算処理装置を一例として取りなさい;貯蔵の構造（ICache/DCacheのオン破片の指示緊密結合SRAM、オン破片データ緊密結合SRAM）および容量および必須のシステム バスの構造。

●ソフトウェア生態学およびユーザーの習慣:ソフトウェア生態学およびユーザーの習慣は見えなく、無形であるが、SoCの設計に必要である。ソフトウェア開発の環境（IDE、SDK、等）、基本的な用具の鎖（編集者、デバッガー、等）、オペレーティング システム サポート…これらはすべて破片の末端の顧客のソフトウェア開発の効率そして習慣と関連している。

●時間、マンパワーおよび資本コストの広範囲の費用効果:高い費用効果は商業顧客の成功のための必要条件である。皆は短い時間のそして最小限のマンパワーが付いているSoCソフトウェアそしてハードウェアの設計そして証明を完了することを望む。当然、彼らはまたIPの費用、費用を包み、テストするそれに続くtapeoutsが適正価格であることを望む。

当然、これらの要因の優先順位か重量は各顧客のために異なっている。確立以来2年前に、Xinlaiの技術は中国のRISC Vの着陸を目撃した。最初に、出現RISC-Vのために、ほとんどのSoCの設計会社はソフトウェア生態学およびユーザーの習慣のために静観の姿勢を保持した。RISC-Vの全体のソフトウェアおよびハードウェア生態系の活発な開発によって、今私達は顧客が費用効果、区別されたプロダクト定義および適用範囲が広いスケーラビリティの利点のためにRISC-Vを選び始めるのをますます見る。

2. プロセッサの中心IPを選ぶとき現在の主流SoCに基づく主要な規準は何であるか。区別された設計を達成する方法か。

ハードウェア表示器、ソフトウェア表示器、安定性および価格のようなSoCの設計の間にプロセッサIPの選択のためのある特定の統一された標準が全く、ある。

ハードウェア表示器は主に下記のものを含んでいる:

●特定のプロセス、頻度、区域、パワー消費量変数条件および典型的なCPUのベンチマーク テストの成績（DMIPS、CoreMark、等）の下;

●32ビットまたはRISC-Vの64ビットのRISC-Vのような異なった命令セットの組合せ、命令セット、DSP、単一および倍精度FPU、等;

●記憶装置の構造およびサイズ;

●割り込み、応答の速度、等の数そして優先順位;

●支えられたバス・インターフェースのタイプおよびクロック周波数の比率、等。

ソフトウェア表示器は主に下記のものを含んでいる:

●完全なソフトウェア開発の環境および開発のプラットホーム（IDE、SDK、等）;

●成長した、安定した用具の鎖（編集者、エミュレーター、デバッガー、等）;

●標準ソフトウェアインターフェイスおよび豊富なアルゴリズムのソフトウェア ライブラリ、等;

●友好的な第三者のソフトウェア サポート（（Segger、IAR、Lauterbach、等）;

●主流のオペレーティング システム サポート（RTOS、Linux、等）。

安定性は主にCPU IPが十分に確認される必要がある異なったプロセスおよびテスト プラットホームの十分な強さを持たなければならないのであり。価格は主に承認料金およびそれに続くサポートおよび維持費が含まれている。

競争のおよび区別された設計を顧客に与える方法か。これはXinlaiの技術が方向常にであり懸命に探検し、はたらく。現在、私達は主に次の面を考慮する:

1) 非常に構成可能プロセッサIP

すべての中心RISC-V CPU IPsは豊富構成可能の選択を含んでいる。顧客はグラフィカル インターフェイスを通して割り込みの数のような追加的なリソースを、無駄にしないで性能要件を満たすために彼らの必須変数を形成でき、優先順位、ICache/DCacheのサイズ、オン破片の指示およびデータSRAM、乗法周期の数、等必要とする。それから必須コードを発生させなさい。

2) RISC-Vの命令セット（ユーザー定義の指示）のスケーラビリティ

RISC-Vの命令セット定義では、コーディング スペースの一部分はユーザー定義の指示のために予約であり、核心の技術は素晴らしい（核心の指示の共同単位延長）延長解決を提供する。顧客はハードウェア加速を要求する分析し、特定の分野の適用に従って対応する指示を定義するアルゴリズムを。RISC-Vプロセッサのmicrokernelの中心に基づいて、素晴らしいインターフェイスは予約特定の分野のための加速単位を実現するためにである。加速単位はプロセッサのmicrokernelとエネルギー効率比を非常に改善できる貯蔵および他の資源を共有また顧客が特定の分野のための区別された建築のプロダクトを開発するのをすぐに助けることができる。

3) 下位区分のためのハードウェア加速モジュール

ある特定の下位区分のSoCの設計のために、Sinaの技術はまたプロセッサの物理的安全保護の強化モジュール、二重中心のlockstep、ベクトル モジュール、NPUモジュール、等のような異なった適用範囲が広いハードウェア加速解決を、提供する。

3. SoCの設計分野のどんな新技術そして適用傾向注意をに払う価値がありなさいか。

AIoT 5Gおよび時代の出現で、ますます理性的な適用シナリオは生まれ、また「適用およびまた急速なプロダクト繰り返しのための新しい条件を提言するソフトウェア定義された破片SoCの設計」の傾向がある。これはSoCの設計必要性ことを意味する:

●特定の実用的なシナリオの問題をもっと効果的に解決しなさい

●より速い市場の応答の速度

●特徴の微分および費用の利点を使って

私は現在のSoCの設計に主に次の主な傾向があることを考える:

●DSA （ドメイン スペシフィックの建築かドメイン スペシフィックの加速装置）、専用アプリケーションのためのコプロセッサの加速装置

DSAの目的は計算のエネルギー効率比を改善することである従って市場によりよくSoCの設計の微分、安全およびタイムリー性に会うことができる。この目的を達成する方法か。中心の概念の1つは「技術的な企業」を専門にしている。ハードウェア分野では特定の分野の必要性を満たすのに、熱心なハードウェアが使用されている。しかしこれは一般的なASICハードウェアと異なっている。DSAは分野の必要性を満たし、単一問題よりもむしろ問題の種類を解決する必要がある従って柔軟性および特定性のバランスを達成できる。プロセッサ分野に関する限りでは、DSAはドメイン スペシフィックの加速装置としてことができる、この分野の問題の解決の効率を改善するためにある特定の分野のためのすなわち、一般的な処理に解釈する加速装置は拡大される基づいて。

●全積み重ねSoCの設計プラットホーム

全積み重ねSoCの設計プラットホームは従来のSoCの設計周期および設計コストを非常に削減できる。ワンストップSoCのプラットホームは基本的な共通IP、SoCの建築、テストケース、SoCの設計に必要なオペレーティング システム、ソフトウェア ドライバ、アルゴリズムの図書館、開発ツールおよび他のモジュールを含むSoCのソフトウェアおよびハードウェア デザインに全面的な解決を、一般に提供できる。現在、単一技術はMCUのAIoTそして前統合された全面的なSoCの型板（を含む単数の基本的なIPの図書館、統一されたIPインターフェイスおよびバス構造、等）、ソフトウェアおよびハードウェア運転者、NMSISのアルゴリズムのを含む他の適用分野のための単数のRISC-Vプロセッサに、基づいて全積み重ねIPの解決を図書館、十分に移植されたオペレーティング システムの例およびCorelayの自身のIDE/SDKおよび他の開発環境進水させた。顧客をSoCの設計の即時カスタム化を保障することを許可し資源を無駄にしないし、顧客がそして改善するR & Dの効率および質をR & Dの投資を減らすのを助けないし。

●chiplet新しいIPの多重方式

後ムーアの法律時代では、破片の統合はより高いより高く得て、SoCの設計はますます複雑になっている。全体の破片SoCの設計周期および総開発費を削減する、Chipletモードは普及した傾向になった。Chipletは実際にある特定の機能のダイスである。Chipletモデルに基づいて、最初に異なった材料および異なった機能開発するか、または再使用するために、そしての既存のダイスを異なったプロセス ノード実行される、必要があるおよび一口（パッケージのシステム）の実装技術によって最終的に完全な破片を形作るために分解しなさい複雑な機能を。従ってChipletは破片の形でモード提供される新しいIPの多重型になること死ぬである。

プロセス ノードのデジタル回路そしてアナログまたはインターフェイス回路のミスアラインメントの問題の解決に加えて、ChipletはまたSoCの設計のより大きい柔軟性を提供できる。例えば、SoCの設計にインターフェイスまたはアナログ・チャンネルの数のための異なった条件が別のシナリオではある。すべてダイスで統合されれば、柔軟性に欠け、最適化されたパフォーマンス、機能および区域（別名PPA）を達成することは困難である。Chipletはデジタルおよびアナログによって解決するシナリオの柔軟性の問題をよくする。当然、chipletはまた多くの挑戦に、インターフェイス標準化のような直面し、莫大な量によりのインターフェイス間のデータ ダイスとダイス間の相互連結によって引き起こされる高い発電の消費を引き起こす。そして他の問題。

4. 設計表面はどんな挑戦現在のSoCを性能、パワー消費量およびサイズの点ではするか。解決は何であるか。

ムーアの法律の減速によって、先端技術（28nm->22nm->14nm->7nm->5nm）の費用はもはやSoCの設計性能、機能および区域のサイズの条件を満たすためにプロセス ノードが縮まることしか望まないことができる上がり続けない。

SoCの設計では、性能、機能および区域は頻繁に同時に満たされないし、私達は完全な妥協を達成するためにだけ試みてもいい。例えば、力ゲートで制御するゲートで制御する時計のようなローパワー技術、多数力の範囲は性能に影響を与えないで使用されが、費用は区域がより大きいことである。従って、PPAの妥協の作戦に一貫した標準、実際の適用に基づいて特定の分析がない。

従って、私は適切なときSoCが設計請求あり次第設計するただことができるPPAの挑戦がよりよく解決することができることを考え。当然、この即時設計は上記されるIPの再使用サポート ポイントに主に反映される:

●非常に構成可能に多重型になるIP別のIP変数はPPAの条件に従って性能に会うことの前提の下の区域そしてパワー消費量を無駄にしないで柔軟に、形成することができる;

●PPAの条件にプラットホーム一致する全積み重ねSOCの設計柔軟に必須IPモジュールを選ぶことができIPの相互連結の区域そしてパワー消費量を減らすのに統一されたIPインターフェイスを使用する;ソフトウェアおよびハードウェアに全面的な解決を提供すれば、更にソフトウェアおよびハードウェア調整の設計、機能部を高めることは適度でしたり、ハードウェア デザインの複雑さ、等を減らす。

5. 事のインターネットのSoCの設計のための条件および端の計算分野およびモバイル・コンピューティング/パーソナル コンピュータの違いは何であるか。右のプロセッサの中心を選ぶ方法か。

パーソナル コンピュータからモバイル・コンピューティングへの（携帯電話）、破片SOCの設計は単一の適用および主要産物によって（を含むプロセッサの開発）メイン ドライブ。現在、咲いていて5G、AIoT、端の計算および他の適用シナリオがおよび明確な業界標準および指定はない、適用シナリオはより多様化させて、要求はより分解されて、単一プロダクト要求は適当であり、革新の繰り返しはより速くなる。またより速い市場の応答のための必要性がある。従って、破片SoCの設計のカスタム化は傾向になった。微分および多様化に会うSoC、プロセッサの全体の制御頭脳が、従来のPPAハードウェア表示器に加えて、完全な基本的なソフトウエア ツールの鎖および生態学、プロセッサの柔軟性そしてスケーラビリティにとってより重要であるので。技術上の障害の設計および確立。

腕にこれらの新興分野の絶対生態学的な利点がない。従って、開いて、簡易性のような技術的な利点が、低い電力の消費、モジュール性およびスケーラビリティあるRISC-Vはカスタム化を要求するAIoTの分野でおよび端の計算およびシナリオ約束する。

技術的な柔軟性に加えて、RISC-VはまたAIoT、端の計算および他の分野に重要な要された利点を持って来ることができる。Semicoの研究、国際市場の分析の組織は「RISC-Vの市場分析とよばれたレポートで、指摘した:2025年までに、市場が624億RISC-V CPUの中心の合計を消費する、中国世界で最も大きい市場スペースがありと推定されていること新興市場に」。