ニュース

後ムーア時代では、高度プロセスによって作り出される性能の強化は未来のアプリケ−ション使用要件を満たしてもはや十分ではない。ai （人工知能）およびhpcの高速・大容量の演算が半導体工業の焦点になったと同時に、基質に破片を接続するぶつかるか、またはwirebondを使用する従来の半導体の実装技術は最も大きいネックそしてもとプロセッサのコンピューティング電力に昇進のためのパワー消費量のなった。
2017-2023高度の半導体の包装の収入予測
高度の包装への半導体の革新の転位の焦点
高度の半導体の包装は半導体製品の価値、増加の機能性、改善するために/性能を維持するために増加する新しい方法として見られシステム パッケージ（一口）および高度の実装技術のようなコストを、将来削減する。但し、半導体技術ノードの拡張と、各々の新技術ノードの生れはもはや以前程に刺激的ではない、結局、単一の技術は以前としてもはや費用/性能の改善を作り出すことができない。
ビジネス モデルの点では、半導体の包み、テスト工業はidmモデルからosat （パッケージおよびテスト鋳物場）モデルに変形している。現在、osatに包み、試験市場で市場占有率がの以上50%あり、全体の企業の集中は絶えず増加している。
中国の市場では、全体的なosat工業の約19%のための上の3つの半導体の包装の工場記述、およびプロダクトの焦点は高度の包装の市場に中間からおよび低価格移っている。
高度の半導体の包装の景色
現在、高度の包装の市場の一流の製造業者は下記のものを含んでいる:Intelのような大きいidmの会社およびサムスン、4つの全体的なosatの製造業者およびCo.、株式会社、鋳物場および包装会社を製造する台湾の半導体。
その中で、TSMCの実装技術はcowos、複数のウエファー（ウエファー ウエファー、wow）包む情報破裂音の統合されたファン・アウトおよびシステム統合され破片（soics）を等積み重なる含んでいる。
基質のウエファーのCowos、か破片は、TSMC第1の包まれ、テストされたプロダクトである。この技術はケイ素 インターポーザーに論理チップおよびドラムを置き、次に基質の内部に閉じ込める。
2015年から2017年まで25人の上のosatの売り手の収入
第一線の包装の製造業者の間で、ASEにSIP分野で明らかな利点があり、Appleおよびクアルコムのような第一線の設計製造業者との長期協同を維持した。Amkorの細く、速いバイパスhigh-cost tsvの技術、2.5dおよび3dパッケージを性能を犠牲にしないで達成するため。
中国の会社の間で、Changjiangの電子工学の技術は過去数年間に急速に成長し、一口およびewlbのような先端技術の世界競争に一歩ずつ上がった;Huatianの技術に包み、LEDの包装低価格の鉛フレームの分岐レイアウトおよび天水市の植物の焦点がある。総収入の53.7%のためのTianの技術の記述。それに西安の植物でカードによってかまれる指紋の認識、rf、paおよびmemsのような中央の技術がある。
シンセンの包装の植物はウエファーのfabsおよび包み、テストの植物が現在異なった技術的な方向からの一口、wlpおよびtsvのような最先端の技術の開発を進めていることを信じる。同時にplccのような、従来の包装、包む包み、mosの管mosfetの包装橋積み重ねで一般的なプロダクト、pqfp、lccc、等また強い要求を維持する。